#########################################
# Magma ASIC Design Script
#########################################
import volcano /magma/cl013lv.volcano
set l /cl013lv
###########################################
# Import RTL Design
###########################################
import rtl aes_cipher_top.v aes_sbox.v aes_rcon.v aes_key_expand_128.v
set m /work/aes_cipher_top/aes_cipher_top
fix rtl $m
fix netlist $m $l
export verilog netlist $m aes_cipher_top_netlist.v
run bind logical $m $l
report model $m
#############################################
# Import Design Constraints
#############################################
force timing clock {/work/aes_cipher_top/aes_cipher_top/mpin:clk} 1000n -waveform {-rise 5n -fall 10n}
report force timing $m
force wire model constant $m
report timing summary $m
check timing $m
data flatten $m
run gate sweep $m
#############################################
# Logic Optimization
#############################################
fix time $m $l
report timing summary $m
report model $m
run bind logical $m $l
##############################################
# Floor Planning
##############################################
run bind physical $m $l
run prepare lib $l
clear readonly /cl013lv
force plan net VDD $m -port VDD -usage
force plan net VSS $m -port VSS -usage ground
force plan chip $m -width 400u -height 400u -left_clearance 2.6u -right_clearance 2.6u -top_clearance 2.6u -bottom_clearance 2.6u
run plan create chip $m
run floorplan apply $m
run plan create pin $m
run place global $m
export volcano aes_floorplan.volcano
#################################################
# GUI Power Plan
# Power plan can be done using the GUI
# Power Rings
# Power Mesh
# Power Rails
#################################################
check route drc $m -power_only
run route power2 post_route_refine $m
check route drc $m
#################################################
# Physical Optimization
#################################################
fix cell $m $l
fix opt global $m $l
report model $m
report timing summary $m
run gate size $m -effort high
run place timing $m
run place detail $m
################################################
# CLOCK DESIGN
################################################
fix clock $m $l -effort medium
report timing path $m -clock_path_detail all
report timing path $m
report clock skew $m
report timing summary $m
run gate sweep $m -hier
report timing summary $m
run place timing $m -step 10
run place detail $m -eco
report timing summary $m
report model $m
################################################
# Detailed Routing
################################################
fix wire $m $l
check route drc $m
run route refine $m
run route final -incremental $m -effort high
check route antenna $m
run route antenna $m
export volcano aes_final.volcano
# Magma ASIC Design Script
#########################################
import volcano /magma/cl013lv.volcano
set l /cl013lv
###########################################
# Import RTL Design
###########################################
import rtl aes_cipher_top.v aes_sbox.v aes_rcon.v aes_key_expand_128.v
set m /work/aes_cipher_top/aes_cipher_top
fix rtl $m
fix netlist $m $l
export verilog netlist $m aes_cipher_top_netlist.v
run bind logical $m $l
report model $m
#############################################
# Import Design Constraints
#############################################
force timing clock {/work/aes_cipher_top/aes_cipher_top/mpin:clk} 1000n -waveform {-rise 5n -fall 10n}
report force timing $m
force wire model constant $m
report timing summary $m
check timing $m
data flatten $m
run gate sweep $m
#############################################
# Logic Optimization
#############################################
fix time $m $l
report timing summary $m
report model $m
run bind logical $m $l
##############################################
# Floor Planning
##############################################
run bind physical $m $l
run prepare lib $l
clear readonly /cl013lv
force plan net VDD $m -port VDD -usage
force plan net VSS $m -port VSS -usage ground
force plan chip $m -width 400u -height 400u -left_clearance 2.6u -right_clearance 2.6u -top_clearance 2.6u -bottom_clearance 2.6u
run plan create chip $m
run floorplan apply $m
run plan create pin $m
run place global $m
export volcano aes_floorplan.volcano
#################################################
# GUI Power Plan
# Power plan can be done using the GUI
# Power Rings
# Power Mesh
# Power Rails
#################################################
check route drc $m -power_only
run route power2 post_route_refine $m
check route drc $m
#################################################
# Physical Optimization
#################################################
fix cell $m $l
fix opt global $m $l
report model $m
report timing summary $m
run gate size $m -effort high
run place timing $m
run place detail $m
################################################
# CLOCK DESIGN
################################################
fix clock $m $l -effort medium
report timing path $m -clock_path_detail all
report timing path $m
report clock skew $m
report timing summary $m
run gate sweep $m -hier
report timing summary $m
run place timing $m -step 10
run place detail $m -eco
report timing summary $m
report model $m
################################################
# Detailed Routing
################################################
fix wire $m $l
check route drc $m
run route refine $m
run route final -incremental $m -effort high
check route antenna $m
run route antenna $m
export volcano aes_final.volcano
Note: Reference-IIT MADRAS MAGMA Tutorial
No comments:
Post a Comment